مشخصات PCIE® 6. 0 وبینار پرسش و پاسخ: ویژگی های پشتیبانی شده در مشخصات PCIE 6. 0

مشخصات PCI Express® (PCIE®) 6. 0 ویژگی های مختلفی را ارائه می دهد ، از جمله بسته بندی لایه معاملات (TLP) بار ، رمزگذاری و رمزگشایی ، جمع آوری اعتبار مشترک ، تصحیح خطای رو به جلو (FEC) ، تصحیح خطای CRC و موارد دیگر. معماری PCIE 6. 0 سیگنالینگ PAM4 را معرفی می کند ، و نیاز به استفاده از مکانیسم های FEC برای به حداقل رساندن نرخ خطای بالا (FBER) دارد. از دست دادن کانال معماری PCIE 6. 0 با استفاده از معماری PCIE 5. 0-تقریباً 12 "در صفحه مادر و 3-4" در کارت افزودنی با مواد موجود خواهد بود. با این حال ، این تخمین های خشن است و DB دقیق در حال ارزیابی است. برای جزئیات بیشتر مشخصات PCIE 6. 0 ، نسخه 0. 7 وبلاگ را مرور کنید.

این پست شامل پاسخ به سؤالات مربوط به ویژگی های مشخصات PCIE 6. 0 است که در طول وبینار مشخصات PCIE 6. 0 پرسیده شده است.

1. میزان بار TLP در مشخصات PCIE 6. 0 چه اندازه پشتیبانی می شود؟

همانطور که با فناوری PCI Express امروز ، یک TLP می تواند از 0 DW (دو کلمه ، که برابر با 4 بایت است) تا 1024 DW داشته باشد ، اگرچه پیشرفت در مکانیسم اندازه بارگذاری حداکثر به طور کلی اجرای 128 DW (512 بایت 512 بایت را تشویق می کند.) حداکثر اندازه بار. پشتیبانی پیشوند TLP نیز وجود دارد ، اگرچه به روشی اصلاح شده. اندازه TLP از منظر لایه معامله نیز کم و بیش یکسان است. آنچه در حال تغییر است ترتیب بیت ها در TLP است ، به طوری که لایه معامله می تواند بسته ها را با نگاه به مکانهای ثابت بدون نیاز به کمک لایه فیزیکی برای شناسایی شروع و پایان هر TLP پردازش کند. این به ما کمک می کند تا کارآیی را بدست آوریم زیرا دیگر ما در بالای سر فریم نمی شویم.

1. چرا رمزگذاری و رمزگشایی در مشخصات PCIE 6. 0 در مقایسه با مشخصات PCIE 5. 0 متفاوت است؟

برای نرخ داده 64. 0 GT/S ، ما مجبور شدیم با سیگنالینگ PAM4 برویم ، که منجر به نرخ خطای بالا (FBER) می شود. نرخ خطای بالا ما را ملزم می کند تا مکانیسم تصحیح خطای رو به جلو (FEC) را درج کنیم تا احتمال پخش مجدد به یک سطح قابل قبول برسد. FEC روی تعداد مشخصی از نمادها کار می کند. اگر رمزگذاری قدیمی تر را نگه داشته و از هر TLP/DLLP/IDLE به طور جداگانه محافظت کنیم ، اندازه کد به صورت پویا متفاوت است. سپس نشانه فریم ، با محافظت از FEC مستقل از آن که می گوید اندازه کد FEC بعدی چند نماد است ، منجر به اتصال بسیار ناکارآمد می شود. با حرکت به نمادهای اندازه ثابت که توسط FEC محافظت می شوند ، به راحتی می توان به رمزگذاری مبتنی بر Flit حرکت کرد زیرا از نظر اندازه ثابت هستند. FLIT واحد اصلی انتقال است که در آن می توانیم معاملات متغیر یا پیوند داده بارگذاری و غیره داشته باشیم.

1. آیا استخر اعتباری مشترک بخشی از مشخصات PCIE 6. 0 است؟

استخر اعتباری مشترک بخشی از مشخصات PCIE 6. 0 خواهد بود. برای یک گیرنده اختیاری است اما برای یک دستگاه PCIE 6. 0 برای پشتیبانی به عنوان فرستنده اجباری است. استخر اعتباری مشترک با نرخ داده یا پشتیبانی از حالت FLIT متعامد است ، بنابراین یک دستگاه PCIE 6. 0 می تواند با نرخ داده 32. 0 GT/s کار کند و هنوز هم از استخر اعتباری مشترک استفاده کند.

1. تغییرات مکانیکی در فاکتور فرم و برای طرح های ناهموار چیست؟

مشخصات فاکتور به طور معمول از مشخصات پایه عقب مانده است. این انتظار می رود از آنجا که ما برای مشخصات فاکتور فرم به اطلاعات از مشخصات پایه نیاز داریم. بنابراین ، صحبت کردن در مورد تغییرات فاکتور فرم مانند کارتهای مکانیکی کارت (CEM) زودرس است. هدف این است که حتی با مجموعه کوچکی از تغییرات مورد نیاز برای اسلات/فاکتورهای فرم PCIE 6. 0 ، کاملاً به عقب سازگار باشد ، که مطابق با آنچه در نسل های قبلی انجام داده ایم سازگار است.

1. آیا PCI-SIG® از پشتیبانی X32 خلاص می شود؟

حالت های X32 و X12 ، در حالی که در مشخصات پایه موجود است ، هرگز اتخاذ نشده است و هیچ مشخصات فاکتور شکل یا حتی طرح هایی با این عرض وجود ندارد. تمام عرض های دیگر (X1 ، X2 ، X4 ، X8 و X16) از زمان مشخصات PCIE 1. 0 شاهد پذیرش گسترده ای بوده اند. پس از مشورت زیاد ، تصمیم گرفتیم از حالت های X12 و X32 پشتیبانی کنیم.

1. آیا تفاوت در ساعت مرجع برای مشخصات PCIE 6. 0 وجود دارد؟

ما با همان ساعت مرجع و همچنین پشتیبانی از ساعت برای حالت های معمولی ساعت ، SRNS و SRIS مانند مشخصات PCIE 5. 0 و نسل های قبلی ادامه خواهیم داد.

1. چند خط برای خطای 1 0-6 در نظر گرفته شده است؟

نرخ FBER 1 0-6 برای هر تعداد مسیر است زیرا بر اساس تعداد بیت ها است.

1. اندازه TLP خوب برای به دست آوردن حداکثر بازده در حالت فناوری PCIe 6. 0 با توجه به اندازه FLIT 256B چیست؟

راندمان TLP با حجم بار بالاتر حتی با حالت FLIT که سربار فریم را در هر TLP حذف می کند و همچنین با CRC و DLLP به یک سربار ثابت می رود، بهتر می شود. بنابراین، در حالی که بهبود کارایی پهنای باند با اندازه بار بزرگتر در هر TLP در حالت FLIT کاهش می یابد، هنوز وجود دارد. به عنوان مثال، برای خواندن یا نوشتن 100% در حالت FLIT، بازده پیوند از 0. 89 به 0. 91 برای حجم محموله TLP 512B در مقابل 4KB افزایش می یابد، در حالی که برای ترکیب 50-50، تفاوت بین 0. 86 در مقابل 0. 91 آشکارتر است. و بین 512B در مقابل 4KB. بنابراین، اندازه محموله به انتخاب مدل استفاده تبدیل می شود. افزایش اندازه محموله تأخیر را افزایش می دهد (به عنوان مثال، جریمه تاخیر حدود 29 ns برای x16 و حدود 450 ns برای x1 بین 512B در مقابل بار 4KB وجود دارد). باید معامله ای انجام شود. امروزه اکثر سیستم ها دارای حداکثر حجم 256 بایت یا 512 بایت هستند - بنابراین احتمالاً این کار ادامه خواهد داشت.

1. آیا 8B CRC با پیوند CRC از نسل های قبلی فناوری PCIe متفاوت است؟

بله متفاوت است. حالت FLIT دارای 8B CRC در اندازه ثابت FLIT است که شامل لایه تراکنش و بسته های لایه پیوند داده است. نسل های قبلی از یک CRC 4B برای بسته های لایه تراکنش با اندازه متغیر و یک CRC 2B جداگانه برای بسته های لایه پیوند داده استفاده می کردند.

1. BER قابل مشاهده برای سیستم چه خواهد بود؟بعد از FEC، پخش مجدد و غیره؟

ما انتظار نداریم که در سطح سیستم با BER در سطح برنامه یا کاربر مشاهده شود، همان طور که بوده است. با این حال، مانند گذشته، مکانیسم هایی برای اندازه گیری حاشیه ها و ثبت هرگونه خطا (از جمله پخش مجدد و غیره) که تصحیح می شوند، داریم. این کار به این دلیل انجام می شود که بتوان سلامت سیستم را بررسی کرد و مطمئن شد که همه چیز در محدوده های تعریف شده کار می کند.

1. من مبادلاتی که در اینجا انجام می دهید را درک می کنم. اما آیا BER بالاتر طول کانال بیشتری به شما می دهد؟

بر اساس تجربه ما در طی دو دهه گذشته ، کانال ها همیشه با گذشت زمان بهبود می یابند. ما همیشه با مواد بهتر با ویژگی های از دست دادن کمتر روبرو می شویم. اما هنگامی که ما یک هدف FBER را ایجاد کرده و FEC/CRC را بر این اساس مستقر می کنیم ، با گذشت زمان تغییر نمی کند. ما برای زندگی این فناوری با آن گیر خواهیم کرد ، بنابراین باید مجموعه ای مناسب از تجارت را بسازیم. یک FBER بالاتر ممکن است امروز یک اینچ یا دو کانال اضافی به ما بدهد ، اما این ارزش منطقه ، عملکرد ، هزینه ، مجازات برق و مهمتر از همه ، از دست دادن بخش قابل توجهی از تأخیر و مدلهای استفاده حساس به قدرت نیست. ما در حال حاضر با معیارهای اصلی ما ، از جمله کانال Reach ، حتی با مطالب امروز که به صورت حجم مستقر شده اند ، ملاقات می کنیم.

1. آیا می توانید در مورد از دست دادن کانال نظر دهید؟چند db؟

از دست دادن کانال دسترسی مشابهی با مشخصات PCIE 5. 0 خواهد داشت. در اصل ، ما در حال هدف دستیابی به حدود 12 "در مادربرد و 3-4" در کارت افزودنی با مواد موجود در بازه زمانی معرفی مشخصات PCIE 6. 0 هستیم. این تخمین های بسیار ناچیز است. از نظر DB دقیق ، در حال ارزیابی است و با مشخصات PCIE 6. 0 ، نسخه 0. 7 معرفی شده است.

در مورد مشخصات PCIE 6. 0 بیشتر بدانید

این مجموعه از وبلاگ های پرسش و پاسخ همچنان به پاسخ های پرسیده شده توسط شرکت کنندگان در طول ارائه زنده وبینار ادامه می دهد. ضبط مشخصات PCIE 6. 0: اتصال برای نیازهای I/O وبینار آینده برای مشاهده تقاضا در کانال YouTube PCI-SIG در دسترس است. وب سایت ما را برای به روزرسانی در مورد وبینارهای آینده از PCI-SIG یا مشترک شدن در کانال PCI-SIG BrightTalk تماشا کنید.